存储器核心设计工程师-DRAM Core Design Engineer at ChangXin Memory

About The Role

核心电路与通用IP开发：设计存储单元阵列相关的核心电路，主导开发用于DRAM的通用IP；
内存架构评估与优化：评估并优化高性能DDR和LPDDR的内存架构，提升产品性能竞争力；
电路功能验证与分析：模拟、验证并分析电路功能与性能，输出优化建议；
设计质量流程搭建：协助建立设计流程和质量保证流程，确保设计交付规范与可靠性；
版图开发全流程管理：监督布局和验证过程，包括布局规划、布局与布线，并指导版图工程师进行布局开发；
产品工程硅调试支持：为产品工程部门提供硅调试支持，推动芯片级问题闭环解决。
教育背景与专业知识：硕士及以上学历，微电子、电子工程等相关专业，对模拟和数字电路以及CMOS器件有深入的理解；
专业技能与资格：能熟练使用Spectre、FineSim、HSPICE、Virtuoso等EDA设计工具，具备模拟信号电路设计和验证经验，包括电路实现、时序分析和优化；
行业与专业经验：具备2年以上DRAM电路设计经验，有DRAM、NAND闪存等存储器或其他阵列型电路产品设计和验证经验者优先，有ADC经验者也可接受；
项目/任务成果：主导完成过至少一款存储相关电路的设计与验证项目；
其他要求：具有团队合作和沟通能力，以及优秀的学习能力、自我驱动力，能适应灵活多变的工作环境。