Stage Electronique : Vérification d'une IP FPGA en SV/UVM F/H

Rejoignez notre équipe en tant que stagiaire en électronique. Vous serez responsable de la validation fonctionnelle d'IP FPGA critiques en utilisant SystemVerilog et la méthodologie UVM. Vous construirez des tests benchs réutilisables et modulaires, déploierez l'environnement de test et vérifierez la fonctionnalité d'IP existante. Vous aurez également la possibilité de soumettre vos idées et de contribuer à l'innovation de l'entreprise.

• Assurer la validation fonctionnelle d'IP FPGA critiques à l'aide du langage SystemVerilog (SV) et de la méthodologie UVM.
• Construire des tests benchs réutilisables et modulaires, déployer l'environnement de test.
• Vérifier la fonctionnalité d'IP existante en amont de nos développement projets.

Actuellement en dernière année d'un cycle d'Ingénieur ou équivalent avec une spécialisation en Systèmes Embarqués et/ou Electronique Embarquée.
Vous possédez des connaissances en microélectronique, en SystemVerilog et en architecture de test (test bench). Des compétences en programmation logicielle (Python / Tcl), en protocole AMBA, en UVM et en Linux seraient appréciées.
Compte tenu de l'environnement international de la société, un bon niveau d'anglais est requis.
Durée du stage : 6 mois conventionnés.
Date de début : à partir de février 2027 (modulable).
Les défis technologiques de l'industrie de défense vous motivent ? Envoyez-nous votre candidature !
006