工艺整合研发工程师(J14587)

1. 3D互连集成工艺整合： 负责3D IC相关产品的工艺开发。重点攻克混合键合、TSV等核心工艺节点，解决高密度互连中的良率瓶颈，推动封装技术向更小间距演进。
2. 多物理场仿真与优化： 主导封装结构的电-热-力多物理场耦合分析。通过仿真评估堆叠过程中的应力分布与散热性能，优化封装设计与材料匹配，解决热积累、翘曲及界面分层等可靠性问题。
3. 跨部门协同与沟通： 作为工艺整合的核心接口，深度联动各模块团队。协同设计部门（Design）进行DFM评审与版图优化；协同测试部门（CP/FT）分析良率数据并定位失效根因；协同设备与制程模块（Module）优化机台参数与工艺窗口，确保产线异常的高效闭环与产品顺利流转。 4. 良率分析与提升策略： 负责3D IC 相关产品的整体良率评估与监控，建立良率预测模型。主导良率损失的根因分析，制定并推动良率提升方案的落地与验证，持续优化量产良率水平。
4. 教育背景： 微电子、材料科学、机械工程、物理学等相关专业，本科及以上学历。
5. 工作经验： 具备3年以上半导体先进封装或晶圆厂工艺整合经验；有先进存储、CoWoS、Chiplet或混合键合相关项目经验者优先。
6. 专业技能： 熟悉3D IC封装架构，了解TSV、混合键合等先进工艺原理；掌握ANSYS、COMSOL等仿真工具，具备热-力-电多物理场耦合分析能力；

熟悉半导体材料特性及可靠性测试标准，具备良好的数据分析与问题解决能力。

1. 综合素质： 逻辑清晰，抗压能力强，具备优秀的跨部门沟通协调能力及团队合作精神。