工艺整合-电性&良率数据分析工程师(J10926)

1. 新产品良率提升与电性失效分析

• 监控晶圆制造全流程工艺数据、在制品参数以及最终电性测试数据，搭建完整的产品电性数据与良率数据台账。
• 具备Mibist模块失效分析与局部良率拆解能力，针对存储模块单点、区块异常问题开展专项复盘。依托电性测试结果、晶圆工艺数据、良率分布数据开展深度分析，精准定位芯片电性失效、良率波动等问题。
• 联动晶圆厂工程师开展根本原因分析，清晰区分工艺制程、器件特性与前端设计问题，输出标准化失效分析报告与落地改善方案，持续迭代优化产品整体良率与电性测试通过率。

1. 工艺电性技术对接与协调

• 对内部设计团队准确传达晶圆厂最新工艺电性规格、器件电性参数、测试设计规则及工艺制造能力边界；
• 对外向晶圆厂清晰、精准传递公司产品的电性设计需求、核心技术指标、特殊电性工艺及测试要求，保障双方技术信息同步无误，高效推进电性异常问题闭环。

1. 新工艺技术评估与电性设计支撑

• 参与全新工艺节点、新型晶圆制造方案的评估与导入工作，结合器件电性性能与工艺稳定性，研判产品整体良率表现。
• 深度理解工艺设计规则与器件电性模型，可有效应对试制、量产阶段的工艺偏差、电性异常及良率下滑问题，输出工艺优化或设计改良建议。
• 具备SRAM相关工艺风险识别能力，可为内部设计团队提供可制造性、可测试性技术咨询，规避模块电性失效与良率衰减风险，从源头提升芯片量产稳定性。

1. 流片项目电性管控与进度管理

针对流片全过程出现的电性失效、工艺适配异常、测试良率偏低、模块集中失效等各类问题，主导拆解问题、制定专项良率提升解决方案并全程推动落地实施，固化标准化工艺参数与测试规范，保障芯片产品电性性能稳定、整体良率达标与批次一致性。

• 硕士及以上学历，微电子、电子工程、材料科学与工程等半导体相关专业；
• 2-5年半导体行业从业经验，同时具备晶圆厂工艺整合/器件电性工程经验和设计公司电性数据分析、良率优化经验者最佳；
• 熟悉半导体完整制造工艺流程，精通各核心工艺模块对器件电性的影响机制；
• 了解芯片全设计流程（前端设计、物理设计、仿真验证）及Cadence、Synopsys等主流EDA工具基础应用，熟悉设计与工艺电性的匹配逻辑；
• 熟练掌握半导体电性测试、全芯片良率分析、模块级良率拆解的专业工具与方法论，具备独立完成大数据分析、异常筛查、问题根因精准定位的能力。

优先条件

• 拥有知名晶圆厂工艺整合、器件工程或客户电性工程部门工作经验；
• 具有FinFET先进工艺节点产品流片、电性调试、良率优化的完整项目研发与落地经验；
• 熟练使用JMP、SQL等数据分析工具，可独立完成大批量晶圆电性数据、测试数据、良率数据的统计建模、良率拆解与可视化复盘，具备模块级失效分析与良率优化落地经验。