先进封装设计工程师(J10600)

1：提供芯片封装设计方案：包括FCBGA/CoWoS-R/ /CoWoS-L 封装选型, ball map、bump map 排布，封装基板设计，多层 RDL 设计等。

1. 熟悉AB1/AB2 封装工艺，与封装厂商沟通确认基板 /多层RDL的可实现性，并输出基板IO/BD/bumping mask/POD 等图纸 以及 RDL gds 文件。

• 3：熟悉基板工艺，与基板厂商沟通基板的可行性完成基板VDA，并输出gerber 图纸。
• 4：从封装设计的角度，优化CoWoS-R/ /CoWoS-L工艺流程，提升良率和可靠性，节约成本。
• 1：熟悉DDR5/4、PCIE5/4、USB3.0、Serdes 等高速接口，有芯片封装和高速PCB 布线优化经验。
• 2：熟悉FCBGA，CoWoS_R 各种封装工艺；具有大尺寸（ ≥85mm）高叠层（ ≥ 14L ）build up 基板设计经验，具有CoWoS-R/L 设计经验。熟悉高可靠substrate设计规则。
• 3：熟练使用Cadence APD ，Auto CAD，CAM 350等封装工具。熟悉skipper，Virtuoso 或者caliber 等gds 后端工具。
• 4：具有CoWoS-L/CoWoS-R 多层RDL 设计经验优先，了解SI/PI仿真相关知识，具备相关仿真优化经验优先。